 |
 |
|
| HYS64D128320GU-6-A |
|
|||||||||||||||||
 INFINEON
|
| |||||||||||||||||
|
6 page 
HYS64/72D64000/128x20GU-7/8-A Unbuffered DDR-I SDRAM-Modules INFINEON Technologies 6 2002-09-10 (rev.0.81) Block Diagram: Two Bank 128M x 64 DDR-I SDRAM DIMM Modules HYS64D128020GU using x8 Organized SDRAMs DQ4 DQ5 DQ6 DQ7 DQ0 DQ1 DQ2 DQ3 DM I/O 7 I/O 6 I/O 1 I/O 0 D0 DM0/DQS9 DM D8 I/O 5 I/O 4 I/O 3 I/O 2 I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 I/O 5 DQ12 DQ13 DQ14 DQ8 DQ9 DQ10 DQ11 DM I/O 7 I/O 6 I/O 1 I/O 0 D1 DM D9 I/O 5 I/O 4 I/O 3 I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 DM1/DQS10 DQ20 DQ21 DQ22 DQ23 DQ16 DQ17 DQ18 DQ19 DM I/O 7 I/O 6 I/O 1 I/O 0 D2 DM D10 I/O 5 I/O 4 I/O 3 I/O 2 I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 I/O 5 DM2/DQS11 DQ28 DQ29 DQ30 DQ31 DQ24 DQ25 DQ26 DQ27 DM I/O 7 I/O 6 I/O 1 I/O 0 D3 DM D11 I/O 5 I/O 4 I/O 3 I/O 2 I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 I/O 5 DM3/DQS12 DQ36 DQ37 DQ38 DQ39 DQ32 DQ33 DQ34 DQ35 DM I/O 7 I/O 6 I/O 1 I/O 0 D4 DM4/DQS13 DM D12 I/O 5 I/O 4 I/O 3 I/O 2 I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 I/O 5 DQ44 DQ45 DQ46 DQ47 DQ40 DQ41 DQ42 DQ43 DM I/O 7 I/O 6 I/O 1 I/O 0 D5 DM D13 I/O 5 I/O 4 I/O 3 I/O 2 I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 I/O 5 DM5/DQS14 DQ52 DQ53 DQ54 DQ55 DQ48 DQ49 DQ50 DQ51 DM I/O 7 I/O 6 I/O 1 I/O 0 D6 DM D14 I/O 5 I/O 4 I/O 3 I/O 2 I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 I/O 5 DQ60 DQ61 DQ62 DQ63 DQ56 DQ57 DQ58 DQ59 DM I/O 7 I/O 6 I/O 1 I/O 0 D7 DM D15 I/O 5 I/O 4 I/O 3 I/O 2 I/O 0 I/O 1 I/O 6 I/O 7 I/O 2 I/O 3 I/O 4 I/O 5 DM7/DQS16 A0 - A12 A0 - A12: SDRAMs D0 - D15 A0 Serial PD A1 A2 SA0 SA1 SA2 SCL SDA RAS RAS:SDRAMs D0 - D15 CAS CAS:SDRAMs D0 - D15 CKE0 CKE: SDRAMs D0 - D7 WE WE:SDRAMs D0 - D15 S0 S1 CKE1 CKE: SDRAMs D8 - D15 BA0, BA1 BA0, BA1: SDRAMs D0, D15 DQS0 DQS DQS4 DQS1 DQS5 DQS DQS DQS2 DQS DQS DQS3 DQS DQS DM6/DQS15 DQS6 DQS7 DQ15 I/O 2 I/O 5 DQS DQS DQS DQS DQS DQS DQS DQS DQS *Clock Wiring *CK0/CK0 Clock Input SDRAMs *CK1/CK1 4SDRAMs 6SDRAMs 6SDRAMs * W ire per Clock Loading Table/Wiring Diagrams *CK2/CK2 Notes: 1. DQ-to-I/O wiring is shown as recom- mended but may be changed. 2. DQ/DQS/DM/CKE/S relationships must be maintained as shown. 3. DQ, DQS, DM/DQS resistors: 22 Ohms. 4. VDDID strap connections (for memory device VDD, VDDQ): STRAP OUT (OPEN): VDD = VDDQ VDD, VSS VDDQ VREF VDDID D0 - D15 D0 - D15 D0 - D15 CS CS CS CS CS CS CS CS CS CS CS CS CS CS CS CS |
|
링크 URL |
Alldatasheet 제휴사 |
|
| ALLDATASHEET 가 귀하에 도움이 되셨나요? [ DONATE ] |
Alldatasheet는? | 광고문의 | 운영자에게 연락하기 | 개인 정보 보호 정책 | 즐겨찾기 | 링크교환 | 제조사별 검색 All Rights Reserved© Alldatasheet.com 2003 - 2012 |
| Korean : Alldatasheet.co.kr | Spanish : Alldatasheet.es | French : Alldatasheet.fr | Italian : Alldatasheetit.com | Portuguese : Alldatasheetpt.com | Polish : Alldatasheet.pl |
